翻訳と辞書 |
Digital clock manager : ウィキペディア英語版 | Digital clock manager
A digital clock manager (DCM) is a feature available on some FPGAs (notably ones produced by Xilinx), for manipulating clock signals by: 〔 070804 xilinx.com〕 * Multipling or dividing an incoming clock (DFS). * Reconditioning a clock for a steady duty cycle duty cycle. * Adding a phase shift using a Delay-locked loop * Eliminating clock skew within an FPGA design. ==See also==
* Clock signal * Delay-locked loop * Phase-locked loop * Field-programmable gate array
抄文引用元・出典: フリー百科事典『 ウィキペディア(Wikipedia)』 ■ウィキペディアで「Digital clock manager」の詳細全文を読む
スポンサード リンク
翻訳と辞書 : 翻訳のためのインターネットリソース |
Copyright(C) kotoba.ne.jp 1997-2016. All Rights Reserved.
|
|